（来源：电子创新网）
《电子创新网》编辑｜2026年2月27日
全球高速电子系统设计领域最具影响力的年度盛会 DesignCon 2026 近日在美国圣何塞圆满落幕。作为《电子创新网》编辑，我们亲临现场，深度观察了这场行业盛会。从展厅全景来看，这已不再是一场单纯讨论高速电路设计的技术会议，而更像是一场围绕 AI 『数据中心』基础设施的产业动员大会。
AI 的爆发，不只是算力的提升，更正在推动一场底层硬件生态的系统级重构——从『芯片』、封装、电路板、互连到整机机柜，整个链条都在被重新定义。
今年 DesignCon 共有 202 家参展商，堪称高速硬件领域的“全『明星』️阵容”。如果沿着展厅走一圈，从 EDA 工具、互连器件到测试设备，一条清晰的 AI 基建升级路径跃然眼前。
0
1
EDA 厂商：从『芯片』工具走向“『芯片』到系统”平台
在 EDA 展区，今年最明显的变化是：系统级思维全面取代了单『芯片』思维。围绕 AI 『数据中心』的设计需求，EDA 厂商关注的前沿问题已不再是单颗『芯片』的性能，而是：
多 GPU 协同工作
2.5D / 3DIC Chiplet异构集成
超高速互连（224G / 448G 每通道速率）
板级与系统级的信号完整性（SI）和电源完整性（PI）协同
整个机柜（Rack）级别的供电稳定性
EDA 正在从“设计工具提供商”转变为“系统级架构赋能者”。展区代表性厂商包括 Cadence、Synopsys（新思科技）和芯和『半导体』等。
Cadence 以 “Accelerating System Design with Cadence.AI”为核心，展示了如何将AI引擎深度嵌入系统级设计流程，实现从『芯片』到整机系统的联合优化。这一战略转型已直接反映在业务结构上：据公司披露，其约 45% 的营收 已来自系统级客户，系统设计业务正从“能力补充”演变为“增长核心引擎”。
新思科技延续其收购 Ansys后的整合势能，以全新面貌亮相 DesignCon，全面展示贯通“从系统到『芯片』”（System to Silicon）的多物理场仿真与验证平台。公司在最新财报中公布了24.1亿美元💵的季度营收，其中Ansys贡献总营收约37%，成为增长最大动因，并明确被定位为公司的“力量倍增器”。随着 EDA 工具与多物理场仿真能力的深度融合，新思正从单一『芯片』设计工具商，加速向覆盖“『芯片』到系统”的工程平台型企业跃迁。
芯和『半导体』 是本次展会 唯一一家参展的国产 EDA 企业。其在现场展示的“从『芯片』到系统”全栈 EDA 解决方案，完整覆盖了“『芯片』、Chiplet、封装、模组、PCB、互连（连接器/线缆）到整机系统” 的跨层级建模与多物理协同仿真能力，全面应对 AI 时代下算力、存储、互连、供电与散热等多维度交织的系统级设计挑战，成为这场 AI 『数据中心』基建重塑浪潮中的中坚力量。
在 AI 『数据中心』的系统架构驱动下，EDA 正从『芯片』设计的“单点工具”，演进为支撑整机协同优化的“系统底座”。
02
连接器与线缆厂商：带宽与功率密度的双重竞赛
走进互连器件展区，一个趋势尤为明显：AI 『数据中心』正在进入大规模实体建设与部署阶段。参展的龙头企业几乎都不约而同地将产品叙事从传统的单一器件，升级为面向 AI 架构的 下一代机柜级系统解决方案。
被与会者戏称为“大盒子”的整机柜模型遍布各大展位，成为全球巨头们的“核心展项”。 代表性厂商有Amphenol、Molex、TE、立讯等。
从展示内容看，今年有四大关键词异常醒目：
224G / 448G / 1.6T 高速互连 互连带宽密度正在持续翻倍。224G已成为当前主流，448G 正在逼近量产边界，1.6T光模块也已进入工程验证阶段。
共封装铜互连（CPC） 随着功率密度提升，铜互连在高密度、短距离应用场景中仍发挥关键作用。高性能双轴电缆（twinax）、低损耗背板、超薄连接器系统，仍是 AI 『服务器』内部最重要的物理骨架。
液冷散热（Liquid Cooling） 几乎每家互连方案商都在谈液冷。当前单机柜功耗已逼近甚至超过 100 千瓦，传统风冷接近物理极限。从冷板到『芯片』直冷，再到液冷机柜整体设计，AI 基建正进入“热管理革命”阶段。
机柜级电源管理 针对高密度 GPU 机架，厂商推出了 低压直流（LVDC） 电源分配系统，通过母线排和专用线缆，在提供巨大电流的同时，最大限度减少电阻损耗，保障供电稳定。
03
测试仪器厂商：从单点验证到系统级测试
从测试测量展区的观察来看，AI 系统带来的信号裕量、通道损耗、Crosstalk 与噪声、功率完整性已成为不容忽视的瓶颈，系统级的测试验证能力是 AI 基建能否落地的关键保障。测试仪器展区的代表当属是德科技（Keysight），他们打出 “Accelerating AI Innovation”的口号，其所有演示均紧扣 AI 应用：
探索 448G 信号路径
简化 AI 系统的 USB4 合规性测试
在 3.2T速率下确保信号完整性
保障 PCIe PAM4接口在 AI 加速场景下的可靠性能
对 1.6T 互连链路进行基准测试，支撑未来 AI 网络
这些能力共同构成了 AI 硬件从实验室走向量产的“最后一道防线”。
04
DesignCon 2026 给出的清晰信号
如果把整个展厅串联起来，我们看到的是一条 完整的 AI 基建技术链路：
EDA 定义系统架构，提供跨层级多物理场协同分析；
连接器与线缆 实现高带宽、高功率的数据与能源传输；
测试设备 确保设计在真实环境中的可靠性；
液冷方案 保障系统在高负载下的热稳定性；
先进材料 为整个物理层提供基础支撑。
这条链路正在为 AI 『数据中心』的建设 加速全栈重构与产业级跃迁。
需要强调的是：AI 『数据中心』的建设浪潮，已经不再是预测——它正在发生！
)
)
)
)
)
)
)
)
)
)
)
)
)